Главная > Разное > Преобразования Фурье, Уолша, Хаара и их применение в управлении, связи и других областях
<< Предыдущий параграф
Следующий параграф >>
<< Предыдущий параграф Следующий параграф >>
Макеты страниц

В. Микропроцессоры, микроЭВМ и высокопроизводительные многопроцессорные комплексы, предназначенные для выполнения преобразований Фурье, Уолша, Хаара. Техническая реализация цифровых фильтров.

Рассмотрим несколько типовых процессоров, предназначенных для быстрых преобразований Фурье, и процессор, выполняющий быстрое преобразование Уолша [14, 23]. Сначала обратимся к общим структурным схемам рассматриваемых фурье-процессоров.

На рис. 6.2,а изображена одна из характерных схем построения БПФ-процессора, обрабатывающего информацию, которая исходно является аналоговой. Здесь: 1 — аналого-цифровой преобразователь (АЦП), 2 - оперативное запоминающее устройство (ОЗУ), 3 - адресное устройство, 4 — анализатор спектра, 5 — устройство управления, 6 - комплексное арифметическое устройство, 7 — постоянное запоминающее

Рис. 6.2

устройство (ПЗУ), 8 - дополнительное запоминающее устройство, 9 — адресное устройство выдачи данных, 10 — генератор синхросигналов.

АЦП преобразует аналоговые сигналы в цифровые, которые запоминаются в ОЗУ. Последнее вместе с адресным устройством 3 распределяет отсчеты так, как это предусмотрено процедурой выполнения БПФ с прореживанием по времени или с прореживанием по частоте. Анализатором спектра 4, в котором имеются устройство управления 5 и участвующее в выполнении операции "бабочка" комплексное арифметическое устройство 6, производятся комплексное взвешивание и сложение выбранных пар отсчетов. Генерируют комплексные весовые коэффициенты ПЗУ или генератор весовых коэффициентов. Вслед за выполнением арифметических операций и пересылкой данных обратно в ОЗУ для каждого из этапов выполнения БПФ (см. рис. 3.7) полный массив отсчетов фиксируется дополнительным запоминающим устройством 8. Указанные действия производятся для следующих один за другим этапов выполнения БПФ. В результате получаются все комплексные коэффициенты Фурье. Для сортировки входных данных используется адресное устройство 9. Генератором синхросигналов осуществляется синхронизация работы элементов фурье-процессора.

Применяются различные способы сокращения времени выполнения БПФ путем соответствующих изменений структуры фурье-процессора. Один из них, так называемый способ последовательного БПФ, основан на том, что применяется в котором имеются четыре параллельно действующих множительных блока и два блока суммирующих устройств, работающих следующим образом. Сначала производится операций "бабочка" для первого этапа выполнения БПФ, результаты которых тут же запоминаются ОЗУ. По окончании первого этапа БПФ тоже без замедления начинаются гак же выполняемые операции второго этана и так — до окончания всей процедуры БПФ.

Другим способом сокращение времени, затрачиваемого на БПФ, является способ, основанный на использовании процессора каскадной структуры. Он построен по схеме, показанной сплошными линиями на рис. применительно к БПФ, граф которого был представлен на рис. 3.7,в. Операции, выполняемые на каждом из этапов БПФ, производятся тремя блоками, для которых приняты следующие обозначения. Для блоков, выполняющих первый этап преобразования: второго этапа преобразования это соответственно аналогичные блоки 12, 22, 32, а для третьего этапа преобразования По завершении выполнения на первом этане арифметическим устройством 11 первых двух операций "бабочка" и запоминания полученных результатов вступает в действие арифметическое устройство 12, выполняющее первую операцию "бабочка" на втором этапе. Освободившиеся блоки 1,, 2,, 3, продолжают первый этап обработки, но теперь уже для Других входных данных. По окончании выполнения грех операций "бабочка", относящихся ко второму этапу БПФ, вступает в работу арифметическое устройство 1,, производящее действия, относящиеся к третьему этапу БПФ. Полученные данные запоминаются Арифметические устройства 1,, 12 и 13 оперируют, используя весовые Коэффициенты, которые выдаются соответственно . Если

производится обработка не восьми входных отсчетов, как это было показано на рис. 3.7, в, а большего количества входных отсчетов и БПФ выполняется за этапов преобразования, представленная на рис. 6.2, б схема полняегся группами блоков, последняя из которых, показанная на рисунке штриховыми линиями, содержит блоки При каскадной форме построения процессора операции обработки сигналов одновременно выполняются для различных этапов БПФ с тем лишь, что последующие группы блоков вступают в действие с нужной задержкой. Так как по мере выполнения БПФ заданной последовательности отсчетов одна за другой освобождаются начальные группы блоков, они могут тут же использоваться для обработки следующей последовательности отсчетов, и таким образом производится непрерывно обработка целого массива данных.

На рис. 6-2, в приведена схема цифрового анализатора мгновенного спектра. Основными его частями являются: 1 — блок ввода данных, 2 — блок вычитания, 3 — сдвигающий регистр задержки, 4 — блок умножения, 5 - ПЗУ, 6 - сумматор, 7 - ОЗУ, 8 - устройство управления, 9 - линия передачи сигнала с выхода устройства управления. Выход сдвигающего регистра задержки 3 соединен со вторым входом блока вычитания 2. ОЗУ выполнено здесь в виде параллельных цепочек сдвигающих регистров, выход ОЗУ связан обратной связью со вторым входом сумматора 6.

Этот фурье-процессор работает так. Входные данные при последовательно такт за тактом одновременно передаются через блок 1 на вход блока 2 и на вход блока 3. Время задержки берется равным времени, которое занимают N тактов. С выхода блока 2 на каждом такте снимается разность сигналов Блок умножения на каждом такте умножает указанную разность сигналов на соответствующий из комплексных весовых коэффициентов которые для всех используемых сочетаний хранятся в блоке 5. В течение интервала дискретности величина умножается при фиксированном к на весовые коэффициенты для всех от до Результат умножения передается каждый раз через блок в ОЗУ. Так как при первых N тактах на второй вход блока 2 поступают нулевые сигналы, то При процессор работает в режиме формирования текущего спектра сигналов После N тактов в ячейках ОЗУ накапливаются данные, которыми определяется спектр начальной группы значений На такте на выходе блока 2 получается разность которая в блоке 4 умножается на последовательность весовых коэффициентов для всех

Дальнейшую часть рабочего процесса данного фурье-процессора опишем так, как это сделано в источнике [14]: В сумматоре результаты умножения складываются с поступающими в том же темпе из ОЗУ текущими суммами частных произведений начальной группы выборочных значений на всем множестве частот Результаты суммирования в порядке возрастания номеров засылаются в регистр ОЗУ. Таким образом, из коэффициентов Фурье начальной группы выборочных значений вычитается вклад, образованный начальным отсчетом и добавляется вклад выборочного

значения образуется новый спектр первой группы выборочных значений смещенный относительно начальной группы на интервал дискретизации". Последующие стадии работы рассматриваемого фурье-процессора представляются следующим образом: такте на выходе блока 2 фиксируется разность которая умножается на последовательность весовых коэффициентов результаты умножения для всех номеров суммируются с ранее образованными и зафиксированными в ОЗУ коэффициентами Фурье группы выборочных значений В результате вычитания вклада отсчета и добавления нового вклада от отсчета в ОЗУ фиксируется спектр новой группы выборочных значений

В соответствии с рассмотренным алгоритмом работы цифрового анализатора в режиме определения мгновенного спектра полная группа из N коэффициентов Фурье образуется на каждом такте ввода текущей информации, начиная с Выдача результатов осуществляется одновременно с пересылкой информации по цепи обратной связи в том же ускоренном темпе".

Вслед за указанными выше схемами фурье-процессоров приведем одну из описанных в литературе схем построения процессоров, осуществляющих быстрое преобразование Уолша [23]. Затем рассмотрим некоторые другие выполняющие БПФ фурье-процессоры.

На рис. представлена схема процессора Уолша, производящего быстрое преобразование Уолша-Адамара. Особенностью этого процессора является то, что при реализации алгоритма преобразования он работает с эффективным использованием пауз. При длине N обрабатываемой последовательности, значениях исходных данных, значениях спектральных коэффициентов Уолша на каждом этапе преобразования промежуточные значения находятся с помощью соотношений Здесь: номер этапа преобразования; — номер промежуточного результата на этапе; целая часть числа

Основными частями данного процессора являются: 1 — регистр памяти для хранения первого слагаемого, 2 — регистр памяти для хранения второго слагаемого, 3 - сумматор-вычитатель, 4 - ОЗУ на N слов, 5 и 6 — мультиплексоры (схемы коммутации), 7 — регистр памяти для хранения адресов первого слагаемого, 8 — регистр памяти для хранения адресов второго слагаемого, 9 — схема формирования адресов, 10 — логическая схема сравнения, 11 — двоичный счетчик на состояний, 12 — двоичный счетчик на состояний, 13 — управляемый тактовый генератор, 14 — вибратор, 15 — информационный входной канал, 16 — второй входной канал.

Действует процессор так. По входному каналу 15 последовательно передаются входных сигналов, при поступлении каждого из которых по

входному каналу 16 передаются сигналы готовности и срабатывает вибратор 14, запускающий двоичный счетчик 12. Последний по мере поступления входных сигналов выдает адреса ячеек блока 4 (ОЗУ), в которые эти сигналы последовательно записываются. Одновременно регистрируется и число поступивших сигналов. Счетчик 12 соединен через мультиплексор 6 с адресным входом блока 4. Во время пауз между поступлением входных сигналов вычисления выполняются следующим образом. От блока 4 передается первое число, записываемое в регистр памяти 1, и затем второе число, записываемое в регистр памяти 2. В блоке 3 определяются сумма и разность этих чисел. Первая из них записывается в блоке 4 по адресу первого числа, хранящегося в регистре 7, вторая — по адресу второго числа, хранящегося в регистре 8. Операции выполняются в последовательности, которая задается блоком 9. К счетчику 11 тактовые импульсы передаются от тактового генератора колебаний 13 только во время пауз. На входы блока 10 поступает информация с выхода блоков 9 и 12. При совпадении данных об адресах с выхода блока 10 передается команда, по которюй действие тактового генератора 13 останавливается, и он переходит в режим ожидания следующего из исходных сигналов. Таким образом вычисления выполняются во время пауз между поступлениями сигналов, а при поступлении очередного сигнала они приостанавливаются до того, что новый сигнал будет записан в блок памяти. В результате выполнения указанных операций получаются значения спектральных коэффициентов Уолша.

На рис. 6.2 были приведены общие структурные схемы БПФ- и БПУ-процессоров, на которых были показаны основные их узлы. При некотором усложнении процессоров оказывается возможным существенное расширение выполняемых ими функций. Кроме того, некоторые прюцессоры построены так, что в отличие от ранее рассмотренных они не являются автономными устройствами, а в процесее работы взаимодействуют с ЭВМ. Приведем примеры фурье-процессоров, содержащих расширяющие их функциональные возможности дополнительные узлы, а также и таких, которые предназначены для совместной работы с ЭВМ и с другими внешними по отношению к ним устройствам.

Одним из основных вопросов, решаемых при разработке БПФ-процес-соров, являются вопросы рационального построения схем адресации коэффициентов и данных. В некоторых случаях дня упрощения выполнения БПФ применяется специальная БИС адресации. Рассмотрим показанную на рис. 6.3 схему фурье-процессора, содержащего такую специальную БИС адресации [416].

Для этой схемы, раскрывающей построение также и других функциональных узлов фурье-процессора, приняты указываемые ниже обозначения. Для нижней части рисунка, в которой показана общая схема фурье-процессоря, приняты следующие обозначения: 1 — специализированная БИС адресации, генерирующая адреса при выполнении БПФ; 2 - интерфейс (с ведущей системой); 3 — микропрограммный контроллер; 4 — микропрограммная память; 5 — сигналы управления для БИС адресации; 6 — сигналы управления остальной частью системы; 7 — многоуровневый регистр конвейерной обработки; 8 — канал прямого доступа к памяти; 9 — память (область хранения вещественных составляющих

Рис. 6.3 (см. скан)

обрабатываемых данных); 10 — память (область хранения мнимых составляющих обрабатываемых данных); 11 к 12 — масштабирующие регистры сдвига; 13 и 14 — блоки выполнения действий с вещественными числами; 15 — блок умножения; 16 — таблица весовых коэффициентов; 77 — генераторы значений тригонометрических функций; 18 — регистр; 19 — генератор тактовой частоты. В верхней части рис. 6.3 отдельно показана структура БИС адресации. Для этой части рисунка приняты следующие обозначения: 20 — счетчик операций "бабочка" (счетчик перестановок); 21 — генератор адресов данных; 22 — генератор адресов коэффициентов; 23 и 24 — триггеры; 25 — код длины преобразования; 26 — сигналы, используемые для указания команды (программируемый счетчик перестановок может выполнять одну из команд "сброс", "сброс/загрузка", "счет", "останов"); 27 - задание частоты синхроимпульсов;

28 — выходные линии адреса входных данных, адреса выходных данных, адреса коэффициента, адреса элемента весовой функции; 29 и 30 — сигналы выбора кода преобразования, используемые для управления занесением кода преобразования в регистр; 31, 32 и 33 — сигналы, используемые для индикации состояния счетчика перестановок и для индикации выполнения преобразования; 34, 35 и 36 — сигналы, используемые для задания типа БПФ (во временной иди в частотной области, с группировкой по два или четыре входных отсчета); 37 и 38 — команды занесения управляющих сигналов в регистр; 39 — сигналы выбора типа выходного адреса; 40 — сигнал разрешения вывода сгенерированного адреса.

При применении специализированной БИС адресации устраняются затруднения, которые в других БПФ-процессорах возникают из-за того, что последовательность генерируемых адресов зависит от размерности входных данных (при фиксированных таблицах адресации оказывается нужным хранить особую таблицу для данных каждой из используемых размерностей); программное же выполнение обычно способом функций адресации не позволяет получить быстродействие, при котором обработка информации могла бы производиться в реальном масштабе времени. В рассмотренном фурье-процессоре БИС адресации, являющаяся программируемым генератором адресов, обеспечивает, как указано в упомянутом источнике [416], "генерацию всех необходимых для выполнения БПФ адресов при размерности входных данных от 2 до 65 536 точек", причем программно "может задаваться генерация адресов для одного из 12 алгоритмов, в число которых входят алгоритмы прямого и обратного преобразования, алгоритмы преобразования комплекснозначных и вещественнозначных входных данных, алгоритмы преобразования с объединением на каждом шаге по два и по четыре входных элемента, алгоритмы преобразования с занесением результатов на прежнее место памяти и т.д.". Существенным является и то, что "описанная БИС позволяет в нужной последовательности и в соответствии с используемой разновидностью алгоритма БПФ генерировать адреса входных и выходных данных в диапазоне от до и то, что "... все 64 Кбайт адресного пространства необходимы только при выполнении преобразования входных данных максимальной размерности. Во всех остальных случаях необходим пропорционально меньший объем адресного пространства. Например, при выполнении преобразования 16-точечного входного сигнала используются только 16 слов оперативной памяти". Для обеспечения возможности размещения входных и выходных данных в любых областях адресного пространства используются два режима управления адресацией, которые тоже описаны в уже упоминавшемся источнике [416].

В качестве еще одного примера, иллюстрирующего используемые методы усовершенствования фурье-процессоров, укажем процессор, в составе которого имеется специализированный быстродействующий умножитель-сумматор. Сошлемся здесь на работу [368]; в § 5 будут упомянуты также и другие источники, содержащие описания различных видов таких умножителей-сумматоров. В рассматриваемом фурье-процессоре архитектура арифметического устройства такова, что все операции выполняются последовательно без прерываний при сведенном к минимуму числе машинных циклов. Предусмотрено взаимодействие

процессора БПФ с внешней ЭВМ. Данные, поступающие от внешнего устройства, загружаются в память процессора БПФ через внешнюю шину или передаются по каналу непосредственного доступа к памяти внешней ЭВМ. На каждом этапе вычисления БПФ в арифметическом устройстве обрабатываются данные, отбираемые из двух определенных ячеек памяти, результат вычисления направляется в те же ячейки памяти, из которых были взяты исходные данные. На последнем этапе вычислений получаются значения коэффициентов БПФ. В памяти выделены область хранения вещественной части результата каждого вычисления и область хранения мнимой его части. В процессоре используются специальные регистры, предотвращающие возможность переполнения обрабатываемых числовых данных.

Для ряда фурье-процессоров характерно то, что используются внешние запоминающие устройства. В качестве примера укажем процессор, описанный в источнике [411]. Этот фурье-процессор, обрабатывающий данные в натуральном масштабе времени, не имеет встроенного запоминающего устройства команд. Он предназначен для работы с внешним запоминающим устройством команд емкостью до 64 Кбайт. Рассматриваемым процессором могут производиться БПФ с прореживанием по времени или же с прореживанием по частоте, в том и другом случае при различных основаниях. Конвейерное выполнение арифметических операций позволило достигнуть здесь относительно высокого быстродействия. Согласно данным, указанным в названном выше источнике, при номинальной тактовой частоте 12,5 Мгц процессор затрачивает всего на выполнение -точечного БПФ по модулю 2.

Все рассмотренные нами ранее процессоры предназначены для выполнения указанных ортогональных преобразований: были описаны несколько фурье-процессоров и один из процессоров, выполняющих быстрое преобразование Уолша. В дальнейшем в разделе будут особо упомянуты специализированные микроэлектронные устройства, предназначенные для вычисления корреляционных функций, — корреляторы и предназначенные для вычисления свертки сигналов — конвольеры (название происходит от английского слова свертка). Вместе с тем созданы и действующие на основе быстрого преобразования Фурье многофункциональные процессоры, совмещающие функции БПФ-процессора, коррелятора и конвольера. Об одном из них, описанном в работе [96], говорится ниже. Особенностью этого процессора является то, что для повышения быстродействия расчленено ОЗУ, в котором хранятся исходные, промежуточные и выходные данные, получаемые при выполнении БПФ. Благодаря тому, что ОЗУ имеет два модуля, при каждом такте вычислений одновременно производятся запись и считывание пары комплексных чисел. Данный процессор предназначен для выполнения различных функций, таких как: быстрые прямое и обратное преобразования Фурье при обработке вещественных и комплексных последовательностей: получение свертки и спектра свертки двух сигналов; вычисление спектра мощности, автокорреляционной и взаимно корреляционной функций случайных процессов.

Основными частями этого процессора, схема построения которого представлена на рис. 6.4, являются: 1 — арифметическое устройство, 2 —

Рис. 6.4

устройство формирования весовых коэффициентов, 3 — модуль двух-моцульного ОЗУ, 4 - второй модуль ОЗУ, 5 - буферные регистры ОЗУ, б - индексное устройство, 7 — блок пересылок, 8 — устройство сопряжения, 9 - АЦП, 10 - фильтры, 11 — входные делители, 12 — электронно-лучевой индикатор, 13 — устройство управления. Процессор может быть связан с внешними устройствами, к числу которых относятся цифровой магнитофон 14, цифропечатающая машинка 15, ЭВМ 16. По каналу 17 передается исходная информация. В составе устройства управления 13 имеются: 18 — регистр кода подпрограмм, 19 — формирователь кода подпрограмм, 20 — регистр-счетчик подпрограмм, 21 — формирователь числа подпрограмм, 22 — синхронизатор, 23 — регистр-счегчик этапов, 24 — регистр секторов, 25 — логический блок, 26 — счетчик числа усреднений, 27 — преобразователь кода, 28 — узел управления связью с ЭВМ, 29 - регистр начальных условий, 30 — пульт управления, 31 — генератор тактовой частоты АЦП. Для каналов передачи сигналов здесь приняты следующие обозначения: 32 — канал передачи исходной информации, 33 — к блоку 2, 34 — к блоку 8, 35 — к блоку 7, 36 — к блоку 6, 37 — к блоку 12, 38 — от блока 6, 39 - ог ЭВМ, 40 - код алгорима вычисления.

Основными частями рассматриваемого процессора выполняются указываемые ниже функции. Арифметическое устройство выполняет в соответствии с алгоритмом БПФ действия с комплексными числами.

Тригонометрические весовые коэффициенты, используемые при выполнении БПФ, формируются устройством 2. На выходе индексного устройства 6 получаются коды адресов, по которым производится обращение к ОЗУ и код для получения данных в блоке 2. Блок пересылок 7 передает числовые данные из выходных регистров устройства 1 в буферные регистры 5. С помощью устройства 8 осуществляется обмен информацией между процессором и АЦП и между процессором и внешними устройствами. Фильтры 10 ограничивают полосу пропускания входного тракта АЦП. Входные делители 11 производят нормирование сигналов. С помощью блока 12 получается изображение получаемых данных на экране электронно-лучевой трубки. Устройством управления 13 формируются сигналы, по которым производится взаимосвязанное управление всеми частями процессора. Работа устройства управления описана в источнике [96], где она рассмотрена применительно к условиям выполнения процедуры вычисления свертки двух вещественных последовательностей. При описании работы узла 18 отмечено, что он в соответствии с поступающими кодами номера подпрограммы, номера этапа и кода алгоритма выдает код, отвечающий данной подпрограмме. При этом группы разрядов кода подпрограммы представляют собой коды микропрограмм, передаваемых от узла 18 параллельно в устройства местного управления, имеющиеся в блоках 1,2,6 и 7.

Сведения, которые были приведены в этом разделе, должны дать представление о принципах построения специализированных процессоров, выполняющих быстрое преобразование Фурье или другие быстрые ортогональные преобразования, а если иметь в виду последнюю из рассмотренных схем, то и таких, которые кроме БПФ могут выполнять иные преобразования сигналов. На основании приведенного краткого описания нескольких специализированных процессоров можно судить о том, в какой мере сложны эти устройства. Отметим также процессоры БПФ, в которых наряду с применением специального индексатора, формирующего адреса операндов и весовых коэффициентов, используется несколько ОЗУ, чем обеспечивается параллелизм и совмещение операций, выполняемых основными блоками процессора [52].

Создано много различных по своей схеме специализированных БПФ-процессоров, описанных в разных литературных источниках. Например, в книге [221] рассмотрены следующие решения: описаны пять различных видов ускоренного выполнения БПФ на основе использования методов параллельной обработки; рассмотрена реализация процессора БПФ, работающего с повышенным уровнем параллелизма; приведены сведения о процессоре, в котором для ускорения выполнения БПФ применена сверхоперативная память; описаны процессоры БПФ, работающие по поточной схеме. В § 5 будут сделаны ссылки и на ряд других, кроме ранее указанных нами, источников, в которых рассмотрены иные схемы построения роцессо ров.

Новые возможности для эффективного выполнения БПФ появились при создании СБИС-сверхбольших интегральных схем (в зарубежной литературе для СБИС-кристаллов принято обозначение На одном кристалле СБИС, представляющем собой миниатюрную пластинку со стороной, длина которой порядка 5 или размещаются десятки

тысяч функциональных элементов (в БИС обычно содержится от 1000 до 10000, а в СБИС более 10000 элементов [174]).

Следующим шагом в обеспечении возможности построения быстродействующих фурье-процессоров и других устройств обработки информации явилось создание построенных на субмикронных элементах суперкристаллов сверхскоростных интегральных схем. В публикации [194] сообщено о разработке комплекта из шести таких суперкристаллов, четыре из которых размером и два размером 35,5 X 45,7 мм. Согласно сведениям, приведенным в указанной публикации, "сверхкристалл быстрого преобразования Фурье представляет собой систолическую матрицу, которая может выполнять -точеч-ное преобразование за На системном уровне это означает производительность около 1 миллиарда операций в секунду. В кристалле также предусмотрены встроенные средства тригонометрической рекомбинации, выполняющие предварительные умножение и сложение для кодирования информации. Кристалл также содержит статическое ЗУПВ емкостью 1 Мбит с временем выборки 20 не" (по поводу последнего из того, что здесь сказано, напомним что это запоминающее устройство, работающее с произвольной выборкой информации, а 1 не равняется В одном суперкристалле ССИС размещается от нескольких миллионов до десятков миллионов элементов.

При создании кристаллов, содержащих значительное количество элементов, становится возможным размещение на одном кристалле процессора вместе с АЦП и с развитыми устройствами памяти, а также и с устройствами адресации, для включения которых в схему процессора ранее (например при схеме его построения, изображенной на рис. 6.3) требовалось использование особой БИС.

БПФ выполняется, как было оговорено в начале этого раздела, и с помощью универсальных В некоторых случаях используются микроЭВМ [162, 352, 386]. Становится возможным эффективное выполнение быстрых ортогональных преобразований при применении высокопроизводительных многопроцессорных ЭВМ, в которых обработка данных производится параллельно рядом процессоров [211, 212, 259, 260, 272].

Для выполнения преобразований типа БПФ хорошо приспособлена созданная в СССР универсальная ЭВМ ПС-2000 с перестраиваемой структурой. Согласно [260] она имеет следующие характеристики: "Структура ЭВМ ПС-2000, состоящей из 8, 16, 32 либо 64 связанных между собой одинаковых и находящихся под единым управлением однотипных процессорных элементов..., каждый из которых содержит собственную (локальную) оперативную полупроводниковую память данных емкостью 12 К или 48 Кбайт, позволяет легко наращивать систему и тем самым изменять ее производительность в широких пределах. Так, производительность минимальной восьмипроцессорной конфигурации ЭВМ ПС-2000 составляет около 25 млн. коротких операций в секунду. Максимальная -процессорная конфигурация ЭВМ ПС-2000 обеспечивает производительность около 200 млн. коротких операций в секунду. В задачах, отличающихся естественным параллелизмом на уровне объектов, по одной и той же программе обрабатывается ряд однотипных данных. При этом

в каждом процессоре обрабатывается свой объект, например, выполняется расчет быстрого преобразования Фурье над различными выборками или каналами. Задачи, обладающие параллелизмом на уровне алгоритмов, решаются одновременно на всех параллельных процессорах многопроцессорной ЭВМ ПС-2000. К таким задачам относятся одно- и двумерное прямое и обратное преобразования Фурье над одной выборкой, цифровая фильтрация; сложение, умножение и другие операции над векторами и матрицами; определение средних дисперсий, моментов высших порядков. Указанная ЭВМ является универсальной, она может использоваться и при выполнении таких функций, например, как решение систем дифференциальных уравнений в частных производных и обыкновенных дифференциальных уравнений блочным методом и т.д. Однако в наибольшей мере она эффективна при выполнении преобразований Фурье, цифровой фильтрации и других указанных выше операций". Для решения малорегулярных задач разработана более гибкая многопроцессорная ЭВМ ПС-3000, тоже являющаяся ЭВМ с перестраиваемой структурой. Она отличается от ЭВМ ПС-2000 тем, что имеет несколько устройств управления и более высокую разрядность (32—64 вместо 24 в ПС-2000).

Вопросы построения параллельных вычислительных систем освещены в книге [212], в которой рассмотрены ЭВМ, производящие сотни миллионов операций в секунду при реализации быстрых преобразований Фурье и Уолша — Адамара. В связи с возникновением задач, для решения которых требуется выполнение с высокой скоростью БПФ и дригих ортогональных преобразований, становится актуальным все большее увеличение числа параллельно работающих процессоров. Работы в этом направлении ведутся сейчас в СССР и за рубежом. Прежде чем сослаться на публикацию, в которой приведены сведения о современном (ко времени окончания рукописи нашей книги) состоянии этого вопроса и о перспективах дальнейших разработок, нужно сделать следующую оговорку. Упоминая об ЭВМ с параллельно работающими процессорами, в разных случаях имеют в виду параллельно включаемые процессорные комплексы или отдельные элементы. С учетом последнего следует оценить содержащиеся в публикации [388] сведения о разработке фирмой Thinking Machine Сотр. (США) процессора, состоящего из 64 тысяч одноразрядных обрабатывающих элементов с суммарным быстродействием 109 операций за 1 секунду, и о том, что в дальнейшем планируется увеличение числа процессоров до 1 миллиона. Опубликованы также сведения о разработке сверхбыстродействующих процессорных комплексов, в которых высокое быстродействие достигнуто путем распараллеливания выполнения операций в самом процессоре и конвейерной организации его работы. В качестве примера можно указать статью японских специалистов [15], в которой описан процессор, где при использовании одного потока команд обрабатывается множество потоков данных. Основными компонентами каждого обрабатывающего элемента в этом прюцессоре являются умножитель, сумматор и устройство памяти. Процессор производит конвейерную обработку данных: применены два попеременно работающих ОЗУ, как это было и в одном из специализированных БПФ-процессоров, описанных нами в начале этого раздела.

Так же, как и для специализированных БПФ-процессоров и универсальных ЭВМ, идет развитие техники построения цифровых фильтров. Методы их реализации рассмотрены в книгах [65 , 217, 221, 278, 279], в статьях [150, 206, 382, 455] и в ряде других опубликованных работ. Существуют различные подходы к построению цифровых фильтров. Так, в книге [217] высказано мнение о том, что реализация цифровых фильтров с помощью БПФ является практически единственно возможной при больших длинах обрабатываемых последовательностей. В работе же [382] рассмотрена система параллельно включенных цифровых фильтров, с помощью которой нужные преобразования выполняются без использования алгоритма БПФ.

Усовершенствование цифровой фильтрации достигается увеличением числа параллельных каналов передачи и обработки сигналов. В указанной выше системе цифровой фильтрации имеется 128 таких каналов. Оговорено, что при применении СБИС число их будет увеличено еще больше.

При изучении рабочего процесса цифровых фильтров используются те же методы, что при изучении работы спецпроцессоров Фурье и блоков универсальных ЭВМ. В частности, это относится к исследованию шумов, появляющихся при работе соответствующих устройств. Шумовая модель цифрового фильтра была рассмотрена нами в разделе Б § 2.

Процессоры, выполняющие преобразования Фурье и Уолша, и цифровые фильтры общего назначения, так же как и универсальные ЭВМ, могут применяться при обработке речевых сигналов и изображений. Однако для повышения эффективности обработки сигналов в том и другом случае применяют специализированные процессоры и специальным образом построенные системы цифровых фильтров.

В ряде специализированных устройств обработки речевых сигналов одной из основных выполняемых операций является БПФ. К числу таких устройств относится процессор, описанный в работе [355]. В рассмотренном в статье [453] многофункциональном процессоре речевых сигналов, предназначенном для использования в системе человек — машина, обработка сигналов также производится с применением БПФ и распознаются сигналы методом кепстрального анализа, описанным нами в гл. V. Устройства обработки речевых сигналов выполняются на кристаллах с интегральными схемами, разработаны также системы обработки речевых сигналов на базе микроЭВМ или же реализованные в виде набора цифровых фильтров [131, 220, 382]. Область использования микроэлектронных устройств обработки речевых сигналов быстро развивается [16, 190, 227, 236, 406].

При работе систем обработки изображений также применяются быстрые преобразования Фурье и применяются преобразования Уолша-Адамара; использование тех и других преобразований освещено, например, в статьях [93, 134, 166, 295, 443]. В первой из этих статей описан многофункциональный процессор для обработки изображений, представляющий собой 16-разрядную микроЭВМ, с помощью которой могут выполняться операции одномерных 128-точечных прямых и обратных преобразований Фурье, вычисление энергетического спектра, корреляционных функций и, как указано в статье, могут выполняться "двумерное БПФ и получение цифровой голограммы для бинарных изображений в виде матрицы 128 X 128

элементов; прямое и обратное ДПФ для контуров изображения. ..". Отмечено также, что использование такой специализированной микроЭВМ для выполнения преобразований Фурье позволяет эффективно проводить работы, связанные с фильтрацией изображений и формированием признаков для их распознавания. При работе устройства, описанного в последней из указанных статей, производится адаптивное кодирование изображений с помощью двумерного преобразования. При этом сначала изображение разделяется на частные изображения, которые преобразуются с помощью преобразования Уолша — Адамара, после чего коэффициенты преобразования квантуются и кодируются с учетом свойств каждого из частных изображений.

Разработаны многопроцессорные интегральные схемы и специализированные БИС для реализации двумерного векторного БПФ при обработке изображений [292, 384]. В статье [384] указано, что при применении разработанной специализированной БИС могут использоваться как последовательный, так и параллельный алгоритмы обработки, причем в том и в другом случае в качестве основной выполняется операция "бабочка". Такая БИС (при размерах ее, не превышающих размеров клетки клетчатой тетради) содержит около 6500 транзисторов. Для обработки изображений применяются и двумерные цифровые фильтры [137, 366]. Во многих процессорах, предназначенных для обработки изображений, совместно используются оптические и микроэлектронные элементы. Один из таких процессоров будет описан нами в § 3.

Заканчивая этот раздел, сделаем следующие замечания. Первое из них касается того, что (кроме ранее указанных видов микроэлектронных устройств) для спектрального анализа используются специализированные спектроанализаторы. В качестве примера укажем характеристики спектро-анализатора Hewlett-Packard 8568, который может быть соединен с внешней ЭВМ. Согласно сведениям, приведенным в статье [301], частотный его диапазон очень широк, он ограничен пределами от 100 Гц до 1,5 Ггц при максимальной разрешающей способности анализа 10 Гц и динамическом диапазоне индикации 90 дБ. В этом спектроанализаторе имеются три микропроцессора, один из которых используется для общего управления работой спектроанализатора, а два других — для подготовки и обработки данных, управления индикацией.

Следующее замечение связано с необходимостью пояснения того, каким образом в фурье-процессорах, уолш-процессорах и в иных упоминавшихся нами микроэлектронных устройствах осуществляется при цифровых операциях представление чисел, о котором говорилось в разделе А. В конструктивно простых процессорах обычно используется представление чисел с фиксированной запятой, хотя такие процессоры могут быть и высокопроизводительными. На примере выполнения БПФ 16-разрядных чисел с фиксированной запятой в статье [466] сопоставлены характеристики специализированной БИС, используемой в качестве дополнительного процессора, и микропроцессора 8086 (данная БИС, выполняющая обработку сигналов со скоростью 5 миллионов операций в секунду, превосходит, как отмечено в [466], по своей производительности в 20 раз микропроцессор 8086 - эти данные показательны для специалистов, знакомых с микропроцессорной техникой).

В более сложных процессорах и процессорных системах при цифровых операциях применяется представление чисел с плавающей запятой [235, 454]. Однако было бы неправильным считать, что необходимость применения той или иной формы представления чисел определяется лишь степенью сложности того или другого устройства. Может быть и так, что в одном и том же устройстве производя цифровую обработку информации целесообразно представлять числа в формате с фиксированной запятой при выполнении одних действий и в формате с плавающей запятой при выполнении других. В качестве примера укажем уже упоминавшееся нами устройство обработки речевых сигналов, в котором имеется ряд параллельно включенных цифровых фильтров [382]. В этом устройстве для быстрого выполнения операций умножения и уменьшения объема используемых аппаратных средств применен умножитель, оперирующий числами в формате с плавающей запятой, тогда как остальные арифметические устройства оперируют числами в формате с фиксированной запятой. С помощью специальных сдвиговых преобразователей производятся преобразование чисел из формата с фиксированной запятой в формат с плавающей запятой и обратное преобразование чисел.

И, наконец, сделаем замечание, касающееся ранее сказанного об обычной обработке средствами микроэлектроники числовых данных при представлении чисел в двоичной системе счисления. Соответственно для выполнения логических функций используется аппарат булевой алгебры. Это относится и к рассмотренным выше устройствам, производящим преобразования Фурье и Уолша. В разделе Ж будут также упомянуты программы выполнения на основе такого представления чисел и преобразований Хаара. Однако для усовершенствования вычислительных систем, в том числе и тех, которые рассматриваются нами, становится целесообразным применение в ряде случаев аппарата троичной и многозначной (-ичной) логики. При выполнении в этих случаях спектрального анализа должны использоваться специальные функции. К числу их относятся функции Виленкина — Крестенсона, являющиеся, как было показано в гл. IV, обобщением экспоненциальных функций и функций Уолша и Хаара. Начаты работы по созданию специализированных процессоров, выполняющих спектральные преобразования в базисе функций Виленкина — Крестенсона. В частности, разработан такой процессор, предназначенный для применения при обработке изображений [395]. Предложены способы выполнения быстрых -преобразований Адамара и -преобразований Хаара; разработаны методы технической реализации специализированных многозначных анализаторов, при работе которых используются эти преобразования [247].

<< Предыдущий параграф Следующий параграф >>
Оглавление